EUROPEAN PATENT OFFICE

atent Abstracts of Japan

PUBLICATION NUMBER

01244625

PUBLICATION DATE

29-09-89

APPLICATION DATE

26-03-88

APPLICATION NUMBER

63072372


APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR: MORIMOTO HIROAKI;

H01L 21/52 H01L 21/60

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To reduce stress applied to a semiconductor substrate and a connecting section for the substrate, and to improve the yield and reliability of the semiconductor device by forming the junction on the semiconductor substrate side or at least one of the substrate or the junction on the substrate side so as to coincide with the shape of displacement of the semiconductor substrate.

CONSTITUTION: Application to a contact section in a substrate 3 of stress resulting from the warpage of a semiconductor substrate 1 is prevented through die bonding with the substrate 3 previously machined so as to coincide with the shape of displacement of the semiconductor substrate 1. Since the displacement of the semiconductor substrate 1 can be measured easily by using a laser scanning type flatness measuring instrument at that time, the surface shape of the substrate 3 is determined by a waveform obtained from the measured value. Accordingly, a semiconductor device excellent in yield at the time when die bonding or flip chip bonding is used and the reliability of a mounted element, particularly, in the reliability of the rear contact of the semiconductor substrate and a contacting section by a bump, is acquired.

COPYRIGHT: (C)1989, JPO& Japio

I HIS PAGE BLANK (USPTO)

•

⑩日本国特許庁(JP)

⑩特許出願公開

[®] 公開特許公報(A) 平1-244625

識別記号

庁内整理番号

❸公開 平成1年(1989)9月29日

21/52 21/60

A-8728-5F S-6918-5F

審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称 半導体装置

②特 願 昭63-72372

20出 **類 昭63(1988)3月26日**

⑫発明者 岡本

龍郎

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発明者 清水

雅裕

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発明者 森本

博明

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑦出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

19代理 人 弁理士 大岩 增雄

外2名

明細 遊

1. 発明の名称

半導体装置

2.特許請求の範囲

変位した半海体基板と、この半導体基板と電気的、かつ機械的に接続された基板とからなる半海体装置において、前記半導体基板側の接続部または この基板側の接続部のうちの少なくとも一部を、前記半導体基板の変位形状に合致するように形成したことを特徴とする半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、ダイボンドまたはフリップチップボンドにより作製される半導体装置に係り、特にウエハスケールインテグレーション(以後WSしと記す)および大面積チップに関するものである。
「従来の技術」

LSI技術の進歩に伴い素子の多機能化、高速化などの市場要求が年々彼くなってきている。 C

れに対して、各機能を有するチップを各々アセンブリしてバッケージに入れ、各業子間は外部配線を通して接続することが一般的に行われている。しかしながら、このような方法ではバッケージを配置するための面積が広くなることによる信号のの選延を中間に降下などの問題を十分考慮する必要がある。

一方、1964年よりTexas Instrument社によって開発が始められたWS1は、ウェハ状の大面積半導体器板を用いて異なる機能を持つLS1を飼時に形成し、それぞれを配換接続したもので、一つでシステムとしての機能を有し、軽速性に対しても有利なLS1である。

第7 図はその一例のウェハ表面を上から見た時の 戦略図で、半導体 変 板 1 の表面にそれぞれ異なる 機能を有する L S l l a ~ 1 e が形成されており、それぞれは 薄膜配線により 接続され、また外部との信号の出入力および 電源供給のための パット 2 が 所望の 位置に 形成されている。

特開平1-244625(2)

ての半導体基板1を実装する方法としては、さ ... まざまな方法が考えられているが、第8図(u) に示すように、適能のチップ状しSIのアセンブ りと開議に半海体蒸版1の裏面をセラミックまた は金属の基板3と核触過定したのち、第8図(b) に示すように、パッド2に対して金属線4を接続 する方法がある。通常、前者をグイボンド、後者 をワイヤボンドと呼ぶ。また後者の方は、ワイヤ 状の線以外にもピンを立てる方法も考えられてい る。そして、遊常はこの後、モールド工程または カタ付け工程等を経て実装工程が終わる。

ップチップポンドと一般に呼ばれる方法で、第8 図 (a) , (b) に 示 し た 方 法 と は 逆 に 、 金 属 配 称およびランドと呼ばれる蝎子5が形成されたセ ラミック等の遊板3に対し、パンプと呼ばれる金 騷覧の端子6がパッド2上に形成された半導体指 板1の主面側を梭触させ、熱を加えることで端子 6と基板3表面の端子5を接続する方法である。

一方、第9図(a),(b)に示したのはつり

第10図は第8図(a),(b) で示したグィ

ボンド部分の断面拡大図で、実際には半導体基板 1としてSi基板を用いた場合、Si基板の裏面 にはTiーNiーA!暦を、また悲板3の表面に ははんだ暦を形成しておき、接触。周熱すること により両者の間にオーミック接触をもたらす金瓜 例りを形成している。

また、第11図はフリップチップポンド部分の 断面拡大図であり、嫡子5と嫡子6を接触させる 前の各部分の詳細な断面拡大図を第12図および 低13以に示す。

第12図はパンプと野ばれる端子6の詳糊な構 盗を示し、ウェハプロセス工程でトランジスタ等 が形成されている半導体基板1の主面部にAL合 金箸からなるパッド2が形成されており、パッシ ペーションとしての役目を持つ絶縁幾8の一部が 明白されてパッド2が鱈出している。そして鑑出 したパッド2上にバンプの下地金属圏となる日に M.M. (Ball Limiting Metallization器) 9 が形成 されている。一例としてBLM圈9は下からCr, Ca, Auの3層からなり、その膜厚はしμm程

度である。そして、その上にSn-Pb合金等か らなる端子6が形成されている。

一方、ランドと呼ばれる嫡子5は第13図に 示す構造になっており、セラミックなどでできた 基板3の所望部には穴が開口され、その穴の内部 には、例えばWからなる棒状のピン10が形成さ れている。そして端子6と接触する面側にはピン 10の上から、さらに例えばNi糟11,Au糟 12が形成されている。すなわち、この餌の場合 フリップチップポンドを行うくとで、 端子 6 と A u層12が直接接触することになる。

に、ダイボンドを用いる場合は、半導体基板1の 異面と基板3とをオーミック接触させるCとで、 外部から装板3を通して半導体装板1の電位を決 めることになる。従って、接着面積が狭いとオー ミック接触が掛られなくなる恐れがあるので、グ ィポンドの際に半導体基板1の裏面の金属層と基 版3表面の金銭層とが均一に合金化しなければな らない。

.......

一方、第9図(a),(b)に示したように、 つりっ プチップボンドを用いる場合は、半導体基 板1の主面側に形成されたパッド2と基板3に形 成された媚子5を媚子6を介して電気的,機械的 に接続するCとにより、半導体基板1と外部の器 子,システムとの間で信号や電源電圧,電流のや りとりを行う。

また、桐一半導体基板1の中の異なる素子(第 7 図中のLSI1a~1eに相当)間の接続を半 導体基板1内の配線で行えない場合は、端子5と 基板3内に形成された配換を通して行うこともで きる。このため、基板内配線も多層化する場合が

WSIに限らず今日のLSIでは配線層の多層 化が進み、多結晶Siやシリサイド。高融点金属 配線などのように、一般にAt金属配線層の下層 に形成される分も含めると5層。6層配線または それ以上の多層配線を持つLS1が実用化されて いる。従って、それに伴い暦間絶線膜の数も増加 するととになる。一般に、てれらの配終層や層間

特開平1-244625(3)

絶縁膜は大なり小なり膜応力を持ち、またプロセー・ 装買は、歩留り信頼性が低いという問題があった。 ス中に行われる高温熱処理などのため半導体基板 1は遊君凹凸いずれかの方向に反っている。特に、 くの傾向は半導体基板1が大口径化されるにした がって強くなる。また、WSIだけでなく遊常の LSIでもチップ面積が大きい場合、また長手方 向のチップ径が長い場合においては反りが顕在化 する。これに対し基板3は半導体基板1の反りと は無関係な平坦性をもっている。

(発明が解決しようとする課題)

上記のような従来の半導体装置は、ダイポンド またはフリップチップポンドを行うと、半導体基 飯1の反りに超因する応力が碁板3との接触部に 加わるため、引っ張り応力の場合は剝離が生じ、ま た特にフリップチップボンド等において圧縮性応 刀が肌わる場合、押しつよし現象が起こる。また、 最初から部分的に接触できずにオープン不良とな る可能性もあり、例えば、第9図 (a), (b) の中央部では押しつよし、周辺部では剝離または オープン不良が起てる。すなわち、従来の半導体

この発明は、かかる課題を解決するためになさ れたもので、グイボンドまたはつりゃ プチャ ブボ ンドを用いた時の歩留りおよび実装された素子の 信頼性、特に半導体基板の裏面接触、バンブによ る接触部の信頼性の優れた半導体装置を得ること を目的とする。

「課題を解決するための手段」

この発明に係る半導体装置は、半導体基板側の 接線部または基板またはこの基板側の接続部のう ちの少なくとも一部を、半導体基板の変位形状に 合致するように形成したものである。

(作用)

この発明においては、半導体基板の反りに超因 して、半導体蓋板と装板の接続部に加わる応力が 低減される。

(実施例)

以下、この発明の実施例を関で説明する。

部 1 脳 (a) 。 (b) はての発明の半導体装置 の一実施例を説明するための図であり、この実施

例では、第1図(a)に示すような、あらかじめ 半導体基板1の変位形状に合致するように加工し た蒸板3に、第1図(b)に示すようにダイポン ドすることによって、半導体基板1の反りに起因 する応力が獲板3の接触部に加わらないようにし ている。ととで、半導体基板1の変位は、例えば レーザ走査型の平型度測定器を用いて容易に測定 できるから、それから得られる波形をもとにして. 甚板3の表面形状を決めればよい。

第2図(u), (b)はこの発明の他の実施例 を説明するための図であり、この実施例では第 2 凶(α)に示すような、蝎子5,6の肩さはそれ やれ一定であるが、あらかじめ半導体装板1の変 位形状に合致するように加工した基板3に、第2 図(h)に示すようにつりゃ プチァ ブボンドする てどによって、上記実施例と同様に反りに起因す る応力が生じないようにしている。

また、第3四(a), (b)の実施例は基板3 は平坦のままであるが、接続部としての端子6の 為さを半導体基版 1 の変位に合わせて変えたもの

であり、第4図 (a), (b)の実施例は半導体 基板1側には工夫をせず、基板3側の接続部とし ての端子5で半導体基板!の変位を補正するよう にしたものである。

また、第5図の実施例は帽子5の真さは一定と し、変位に対応して 悲版 3 を爛子 5 の部分のみ商 くしたものである。これは第2図 (a),(b) に示したものと発想は関じである。

さらに、第6図(a), (b) の実施例は端子 6 と端子5の間に、半導体基板1の変位を補正す。 るための導電性のピン13を設けている。

すなわち、以上のようなこの発明の半導体装置 では、ダイボンド時に半導体基板1のある部分が 基板3と接触しないといったような問題点がなく、 また、均一に両者を接触させるために半導体基板 1の全面を押さえつけなくとも、容易に解者の問 に均一な接触面が作られる。

また、フリップチップポンドについてもパッド 2.娟子5,6に加わる応力を著しく低減するで とができるほか、熱ストレス等に対応する倡報性

特開平1-244625(4)

も向上でき、歩留りが向上するくとは言うまでも ない。

なお、第6図(a)。(b)で示した導態性のピン13として、例えば導電性ゴムや金属等のA & のように柔かい材料を用いれば水平方向の変位に対しても応力の吸収が期待できる。

また、上記各実施例では半導体基板1が凹凸状に変位した状態を示しているが、波形等複雑な形状に変位するような場合でも、レーザ走盗型の平坦度調定器等を用いればその変位を検出でき、この発明を適用することが可能である。

また、上記各実施例ではWSIについて示したが、チップ状のしSIについても間様であるほか、グイボンドやフリップチップボンド以外の他の実 装方法の場合についても間様な方法で対処することが可能である。

さらに、半導体基板1の裏面側にパンプや角状の導電性の電極端子を形成し、これを基板3または基板側3の端子と接続する場合についても間様である。

「発明の効果」

この発明は以上説例したとおり、半導体基板側の接続部または基板またはこの基板側の接続部のうちの少なくとも一部を、半導体基板の変位形状に合致するように形成したので、半導体基板と提板の接続部に加わる応力が低減され、半導体装置の歩留り、信報性の向上が可能になるという効果がある。

4 . 図面の簡単な説明


第1図〜第6図はての発明の半導体装置の実施例を示す断面図、第7図はWSIの概念図、第8図、第9図は従来の半導体装置の断面図、第10図、第11図はダイボンド部分およびフリップチップボンド部分の断面拡大図、第12図、第13図はそれぞれバンプおよびランドと呼ばれる場子の断面拡大図である。

図において、1 は半導体基板、2 はパッド、3 は基板、5,6 は端子、1 3 は導電性のピンである。

なお、各関中の同一符号は同一または相当部分


を示す。


代理人 大 岩 增 雄 (外 2 名)




5.6: 塊子


特閒平1-244625(5).







特開平1-244625(6)









Œ

特許庁長官殿

1. 事件の表示 特願昭63-72372号

2. 発明の名称

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

(601)三菱電機株式会社

代表者 志 岐 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名

一本 电磁体式会社内 (7375) 弁理士 大 岩 増 雄 好報費 (連絡先03(213)3421特許部)



5 . 補正の対象

明細省の発明の詳細な説明の欄および図面


- 明細智第4頁3行の「Ti-Ni-Ae暦」 f T i ーN i ーA u 層 J と 補正する。
- (2) 同じく第8頁1行の「歩留り信頼性」を、 「歩留り、および信頼性」と補正する。
- (3) 図面中、第4図(a)を別載のように袖正す

以上



特開平1-244625(7)

第 4 図



INS PAGE BLANK (USPTO)

. 4